## 99 日本国特許庁(JP)

① 特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平1-270683

®Int. Cl. ⁴	識別記号	庁内整理番号	@公開	平成1年(198	89)10月27日
G 01 R 31/28		V -6912-2G G -6912-2G			
G 06 F 11/22 H 01 L 21/66 27/04	360	U −7368−5B F −6851−5F T −7514−5F 審査請求	注 未請求 話	請求項の数 1	(全9頁)

公発明の名称 半導体集積回路

②特 願 昭63-100510

22日 願 昭63(1988) 4月22日

⑩発 明 者 前 野 秀 史 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑩出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

⑩代 理 人 弁理士 大岩 増雄 外2名

#### 明和一个各

1. 発明の名称

半導体集積回路

2. 特許請求の範囲

外部からクロック信号を受けるクロック入力手 及と、

論理テストがなされるべき複数の被テスト回路 と、

外部から前記複数の被テスト回路をテストする ためのテスト信号を受けるテスト信号入力手段と、

前記クロック人力手段を介して与えられたクロック信号に応答してシフト動作を行なう複数のシフトレジスタ手段とを含み、

前記複数のシフトレジスタ手段の各々が、前記 複数の被テスト回路の各々に接続され、

前記シフトレジスタ手段は、前記テスト信号人力手段に接続され、前記クロック入力手段を介して与えられたクロック信号に応答してテスト信号を接続されている前記被テスト回路に与え、

前記クロック入力手段に与えられたクロック信

号を前記複数のシフトレジスタ手段のうちのいず れに与えるのかを指定するための指定信号を外部 から受ける指定信号入力手段と、

前記クロック入力手段および前記指定信号入力 手段に接続され、前記指定信号入力手段を介して 与えられた指定信号に応答して、前記クロック入 力手段に与えられたクロック信号を前記指定信号 が指定する前記複数のシフトレジスタ手段のうち の少なくとも1つに選択的に与えるクロック信号 選択供与手段とを含む、半導体集積回路。

#### 3. 発明の詳細な説明

[産業上の利用分野]

この発明は、論理テストがなされるべき複数の 被テスト回路を含む半導体集積回路に関する。 [従来の技術]

第5図は、論理テストがなされるべき被テスト 回路を含む従来の半導体集積回路を示すブロック 図である。

第5図を参照して、この半導体集積回路20は、 被テスト回路として複数の回路ブロック2 a ない

- 2 -

し2nを含む。各回路ブロック2aないし2nは、パラレル人力端子およびパラレル出力端子を備え、各々の端子がスキャンパス1に接続される。各回路ブロックの入力側に接続されたスキャンパス1は、シリアル入力端子4からテストデータ信号Stを受けるように接続され、出力側に接続されているスキャンパス1は、テスト結果を示すデータ信号Soをシリアル出力端子8に与えるように接続される。

クロック信号 φ 1 、 φ 2 A 、 φ 2 B および φ 2 N は、クロック入力端子 5 、 6 a 、 6 b および 6 n を介して与えられる。回路 ブロック 信号 φ 1 および φ 2 A を受けるように接続される。回路 ブロック 信号 φ 1 および φ 2 B を受けるように接続される。回路 ブロック 信号 φ 1 および φ 2 B を受けるように接続される。回路 ブロック 信号 φ 1 および φ 2 N を受けるように接続される。

また、この図の例では、回路ブロック2aの出

**-** 3 -

行ない、テスト結果を示すパラレルデータを出力側のスキャンパス1に出力する。出力側のスキャンパス1は、このテスト結果を受け、これをシリアルデータに変換してシリアル出力端子8に与える。なお、他の回路プロック2bないし2nについても同様にテストが行なえる。

次に、通常の動作モードにおいて、高レベルのテストモード信号TMがトランジスタ3のゲートに与えられ、トランジスタ3がオンする。これにより、回路プロック2aからの1つの出力信号が回路プロック2bに与えられる。このように、所定の回路プロック間が接続されることにより、この半導体集積回路の所望の動作が行なわれる。

第6図は、第5図に示されたスキャンパスにおいて使用されるシフシトレジスタの例を示す回路 図である。

第6図を参照して、このシフトレジスタは、入 力端子41と出力端子81の間に、Nチャネルト ランジスタ31と、インバータ91および92に より構成されるマスタラッチ回路と、Nチャネル カ側に接続されたスキャンパス1と、回路ブロック2bの入力側に接続されたスキャンパス1との間に、Nチャネルトランジスタ3が接続される。このトランジスタ3のゲートは、テストモードを示すテストモード信号TMをテストモード制御端子7を介して外部から受けるように接続される。このトランジスタ3は、テストモードにおいてオフするよう制御される。

次に、動作について説明する。

各回路プロック2aないし2nは、各々入出力 端子にスキャンパス1が接続されているので、他 の回路プロックとは独立してテストを行なうこと ができる。

テストモードにおいて、たとえば、回路プロック2aのテストを行なう場合について説明する。まず、テスト用のテストデータ(ドライブデータ)信号Stをシリアル入力端子4を介して入力側のスキャンパス1にシリアル入力し、回路プロック2aにパラレルデータとして与える。回路プロック2aは、このテストデータを受けて論理動作を

- 4 -

トランジスタ32と、インバータ93および94により構成されるスレーブラッチ回路とが直がれている。マスタおよびスレーブラッンがの異なる2つのインにとかでは、各々ドライブ能力の異なる2つのインがもかった。レシオ型ラッチ回路であるので、がある。レシオ型ラッチ回路は、回路規模が小さいインパータの入力をラッチ回路は、回路規模が小さいインパータの表する。レシオをラッチ回路は、回路規模が小さい、スタティック動作が可能であるので、MOS半導体集積回路において好んで用いられる。

次に、動作について説明する。

クロック信号 ø 1 および ø 2 は、互いに同時に高レベルになることのないシフトクロック信号である。マスタラッチ回路は、クロック信号 ø 1 に応答して、シリアル入力端子 4 1 からのデータ信号をストアする。その後、スレーブラッチ回路は、クロック信号 ø 2 に応答して、マスタラッチ回路にストアされたデータ信号をストアし、シリアル

- 5 <del>-</del>

出力竣子81を介して出力する。

一般に、スキャンパスは、このようなシフトレジスクの複数個の磁列接続を含み、各シフトレジスタにパラレルの入出力端子が設けられている。

なお、このようなシフトレジスタは、2つのクロック信号 のっちー方が与えたがらえれている。したがけでは、シフト助作を行なわないのクロック信号 ではの1)を各スキャンパスに対しておりに示される名。しかし、第5図に示さる。しかし、第5図に示さる。しかし、第5図におりできる。しかし、ののに共通のクロック信号を与えた場合、他のの路ブロックにも同じテストがなされるとき、他の回路ブロックにも同じテストの回路ブロックにまっので、他の回路ブロックにまっので、他の回路ブロックにまっる。

第7図は、第5図に示されたスキャンパス間の 接続部分の詳細を示す回路図である。

第7図を参照して、この図は、トランジスタ3

- 7 -

ンする。また、トランジスタ33も、高レベルのストローブ信号STBに応答して、オンする。したがって、パラレル入力端子10とパラレル力端子11間が2つのラッチ回路を介して接続される。これにより、2つの回路ブロック2aおび2b間で、所望の回路接続がなされる。但し、このとき、この回路接続がなされる。但し、このロック信号を与える必要がある。すなわち、クロック信号φ1、φ2 A およびφ2 B を低レベルに設定する必要がある。

## [発明が解決しようとする課題]

第5図に示したような従来の半導体集積回路20では、論理テストがなされるべき被テスト回路プロック2aないし2nが多く存在する場合、これに比例して多くのスキャンパス1を設ける必要がある。したがって、これらのスキャンパス1を駆動するのに必要なクロック信号 ø z A ないしø z N の数も増加し、外部からそれらの信号を与えるために、数多くのクロック入力端子6aないし6nを設ける必要がある。これにより、パッケー

の両側に接続されたスキャンパス内にある2つのシフトレジスタを示す。この図における2つのシフトレジスタは、ともに第6図に示されたものと同様の回路構成を持つ。

テストモードにおいて、トランジスタ3は、低レベルのテストモード信号TMに応答して、オフする。回路プロック2aから出力されたテスト結果を示すデータ信号がパラレル入力端子10に与えられ、トランジスタ33を介してノードN1に与えられる。このデータ信号は、クロック信号は、クロック信号は、ジリアル出力端子81を介してシリアルに出力される。なお、トランジスタ33のゲートには、ストロープ信号STBが与えられる。

一方、回路ブロック2bは、パラレル出力端子 11に接続されており、クロック信号 ø , および ø z g に応答して入力されたシリアルのテスト用 ドライブデータをこの端子11を介して受ける。

通常の動作モードにおいて、トランジスタ3は、 高レベルのテストモード信号TMに応答して、オ

- 8 -

ジ等が大きくなり、安価な半導体集費回路が得られないという課題があった。

この発明は、上記のような課題を解決するためになされたもので、論理テストがなされるべき被テスト回路の数が増加して、これらをテストするために必要なクロック信号が増えても、これらのクロック信号を外部から受けるための端子を増やす必要のない半導体集積回路を得ることを目的とする。

## [課題を解決するための手段]

この発明に係る半導体集積回路は、論理テスト がなされるべき複数の被テスト回路と、複数のれた テスト回路の各々に被統され外部から与えられた クロック信号に応答して外部から与えられたたス クロック信号を各々が接続されている被テスト回路の シフトレジスタ手段と、クロックに を複数のシフトレジスタ手段のうちのいずれに を複数のシフトレジスタ手段のうちのいずれに を複数のシフトレジスタ手段のうちのいずれに を複数のシフトレジスタ手段のうちのいずれに を複数のシフトレジスタ手段のうちのいずれに を複数のシフトレジスタ手段のうちのいずれに を複数のシフトレジスタ手段のうちのいずれに を複数のシフトレジスタ手段のうちのいずれに を複数のシフトレジスタ手段のうちのいずれに はる指定信号入力手段と、指定信号に応答して外 部からのクロック信号を指定信号が指定する複数

\_ 9 \_

のシフトレジスタ手段のうちの少なくとも1つに 選択的に与えるクロック信号選択供与手段とを含 む。

#### [作用]

この発明における半導体集種回路では、クロック信号選択供与手段が、外部から与えられたクロック信号を、指定信号が指定するシフトレジスタ手段に与える。外部からシフトレジスタ手段ごとにクロック信号を与える必要がなくなるので、必要なクロック信号の数が増えてもそれらの信号を外部から受ける端子の数は増えない。

### [発明の実施例]

第1図は、この発明の一実施例を示す、論理テストがなされるべき複数の被テスト回路プロックを含む半導体集積回路を示すプロック図である。

第1図を参照して、この半導体準積回路20は、第5図に示した従来のものと比較して、シリアル 入力端子4に接続されたレジスタ12と、レジス タ12の出力およびクロック入力端子6に接続さ れたANDゲート13とを含む。各ANDゲート

- 11 -

2 を与えることにより、クロック信号 ø 2 が指定されたスキャンパス1に与えられ、テストデータ信号 S t が入力される。前述の例では、クロック信号 ø 2 Å として、回路プロック 2 a に接続されたスキャンパス1に与えられる。一方、他の回路プロックに接続されたスキャンパスには、クロック信号が与えられないので、所銀のスキャンパス1のみを選択的に動作させることができる。

このようにして、第5図に示した従来の例では 回路プロックが増えるのに比例してクロック入力 端子の数も増加していたが、第1図の例に示され るように、3つのクロック入力端子5、6および 14だけで賄うことができる。すなわち、回路プロックの数が増加しても、クロック入力端子の数 は増加しない。

第2図は、第1図に示した半導体集積回路において使用されるレジスタの一例を示す回路図である。

第2図を参照して、このレジスタ12は、シフ

13の出力が対応するスキャンパス1に接続される。 端子5、6 および14 は、各々外部からクロック信号 φ1、 φ2 および φ3 を受けるためのものである。

レジスタ12は、回路プロック2aないし2nの数に対応して設けられたシフトレジスタ12aないし12nの直列接続を含み、互いに同時に高レベルになることのないクロック信号φ」およびφ』を受けるように接続される。

動作において、まず、レジスタ12に対し、クロック信号 φ₂を与えるべきスキャンパス1の指定を行なう。すなわち、その設定を行なうための指定信号 Ssがシリアル入力端子4に与えられ、レジスタ12は、クロック信号 φ₁および φ₃に応答して、その信号をストアする。たとえば、回路プロック 2 a に接続されているスキャンパス1だけにクロック信号 φ₂を与えるとき、シフトレジスタ12 a が高レベルの電圧を出力するように指定信号 Ssが与えられる。

指定を行なった後、クロック信号 φ 1 および φ
- 12 -

トレジスタ12a、12bおよび12nの祖列接続を含む。これらのシフトレジスタは、クロック信号 φ,およびφ。を受けるように接続される。個々のシフトレジスタの動作は、第6図に示されたものと同様であり、説明は省略される。

第3図は、この発明のもう1つの実施例を示す、 複数の被テスト回路ブロックを含む半導体集積回 路を示すブロック図である。

第3図を参照して、この半導体集積回路20は、第1図に示されたものと比較して、クロック入力端子5および14に接続されたANDゲート13 aおよび13bとインパータ9とによって構成された回路を含む。第1図に示されたテストモード制御端子7が省かれている。

テストモードのシフト動作において、クロック 信号 φ: および φ; が同時に高レベルになること はない。この半導体集積回路 2 0 では、クロック 信号 φ: および φ: が同時に高レベルになるとき を、通常の動作モードに割当てている。そして通 常の動作モードにおける回路ブロック間の所望の

- 13 -

回路接続に悪影響を与えないよう、クロック信号

の。が高レベルのときにスキャンパス1にクロック信号の、に同期した信号が与えられないように
している(各スキャンパス1にはクロック信号の、
の代わりにクロック信号の、
な を与える)。これにより、第1図に示された例で設けられていた
テストモード制御増子7をも省くことができ、さらに安価な半導体集積回路が得られる。

第4図は、この発明の他の実施例を示す、複数 の被テスト回路プロックを含む半導体集積回路を 示すプロック図である。

第4図を参照して、この半導体集積回路20は、第1図に示されたものと比較して、各回路ブロック2aないし2nの出力側に接続されたスキャンパス1のシリアル出力と、シリアル入出力端子15との間に接続されたNチャネルトランジスタ3aないし3nを含む。これらのトランジスタ3aないし3nは、クロック信号φ2 Α ないしφ2 μを受けるように接続され、スキャンパス1からのシリアル出力信号SoaないしSonを選択する

- 15 -

ストがなされるべき複数の被テストの図である。 第2図は、第1図に示された実施例においての第2図は、第1図に示された実施例におる。 第2図は、第1図に示された実施例におる。 第1図に示された実施例におる。 図である。 の被テストの野がロックを含むは、の野がロックを含めば、この発明のもう1つの実施側を示すをのである。 の被テストの図である。 第4図は、の路でののである。 の実施側を示すである。 のまずである。 のは、この時である。 のまずである。 のは、この時である。 のまずである。 のまずである。 のは、この時である。 のまずである。 第5図に示されたスキャンパスにおいて のまる。 第5図に示されたスキャンパス間の接続部分の詳 のまる。

図において、1はスキャンパス、2 a ないし2 n は被テスト回路プロック、1 2はレジスタ、1 2 a ないし1 2 n はシフトレジスタ、1 3 は A N Dゲート、2 0 は半導体集積回路である。

なお、図中、同一符号は同一または相当部分を

子をシリアル入力端子と兼用することにより、回路プロック2gないし2nの数が増えてもシリアル出力端子の数が増加することを防ぐことができる。

セレクタ回路を構成する。セレクタ回路の出力端

なお、第2図に示されたレジスタ12は、レシオ型ラッチ回路を含むシフトレジスタを接続した ものを示したが、これに限ることなく、一般のシフトレジスタを適用することは可能である。

#### [発明の効果]


以上のように、この発明によれば、指定信号によって指定されたシフトレジスタ手段にクロック 信号を選択的に与えるクロック信号選択供与手段 を設けたので、論理テストがなされるべき被テスト回路の数が増加して、これらをテストするため に必要なクロック信号の数が増えても、これらの クロック信号を外部から受けるための端子の数を 増やす必要のない半導体集積回路がもたらされた。 4. 図面の簡単な説明


第1図は、この発明の一実施例を示す、論理テ -- 16 --

示す。


代理人 大岩增雄

- 17 <del>-</del>








第 3 図



第 4 図







統補 正 春 (自発)

平成1年5月8日

特許庁長官殿

1. 事件の表示

63-100510 身 特與昭

2. 発明の名称

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称

(601) 三菱電機株式会社 代表者 志 岐 守 哉

4.代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名

(7375) 弁理士 大 岩 増 雄

(連絡先03(213)3421特許部)





方 式

5. 補正の対称

明細客の発明の詳細な説明の概

6. 補正の内容

(1) 明細密第8頁第7行ないし第14行の 「回路プロック2aから…与えられる。」を以下 の文章に訂正する。

回路ブロック2aから出力されたテスト結果を 示すデータ信号は、パラレル入力端子10に与え られ、ストローブ信号STBに応答してトランジ スタ33を介して2つのインバータ91および9 2により構成されたマスタラッチ回路にストアさ れる。このデータ信号は、クロック信号中:A お よびゅ」に応答してなされるシフト動作により、 シリアル出力端子81を介して次段のシフトレジ スタまたは半導体集積回路のシリアル出力端子8 に与えられる。

以上

